• 部落格首頁
    部落格首頁 這裡可以至部落格首頁,閱讀所有的文章
訊號完整性 類別的文章
01
Oct

Modeling Design Optimization Electronic Package Designs

發佈 Signal_Power_Integrity
Design Opt of Elecronic Package Designs
  CST的webinar影片"Modeling Design Optimization Electronic Package Designs"釋出,不需登入即可以觀看。本影片深入淺出說明了複雜的IC封裝電氣設計及分析程,同時比較簡化及不簡化模型的分析似差異。    
詳細閱讀...
點閱: 1846
10
Aug

Advanced PCB Rule Checking Signal Integrity EMC

發佈 EMC
Good PCB
CST BOARDCHECK篩選出PCB上有潛在問題的nets,針對PCB的SI, EMC等特徵,可以作局部或地毯式的檢查。列出可能造成SI/EMC的佈線,讓設計者可以作進一步的分析或變更。   CST的webinar影片"Advanced PCB Rule Checking Signal Integrity EMC"釋出,不需登入即可以觀看。本影片展示2016 CST BOARDCHECK在複雜PCB佈局的檢查。2016版本俱備了高速訊號源的資料庫,包括DDR3, DDR4, LVDS, PCIE2.1, PCIE3.0, PCIE(3GIO), USB2, USB3.0等...
詳細閱讀...
點閱: 1897
01
Mar
發佈 Signal_Power_Integrity
altium pdn
Altium公司發佈將於新版的旗艦產品Altium Designer,整合由CST所提供新的PDN(Power Delivery Network)分析求解器。詳細請參考連結。 Altium的使用者將可以直接由其佈局環境(layout environment)內直接進行由CST提供的PDN分析。 預覽
詳細閱讀...
點閱: 3010
02
Sep

Power Delivery Network (PDN) 分析

發佈 計算效能
摩爾定律指出,在一個積體電路(IC)中電晶體的數量約每兩年增加約一倍,性能也提升一倍。這意味著,積體電路的設計正在變得更密集。其結果是,半導體產業的設計製造一直朝更小的幾何尺寸邁進。而電源電壓的降低有助於功耗的減少,然而由電力輸送的角度來看,更嚴峻的挑戰則是伴隨而來的雜訊所產生的影響。 本研討會由兩部分組成。第一部分將說明模擬應用在印刷電路板電源輸送網絡(Power Delivery Network; PDN)的系統,包括電壓調節模組(VRM),去耦電容(decap),以及電源/接地平面的擴展寄生。在PDN分析將集中在靜態(DC)情況下的電壓降或IR-Drop,以及在AC情況下的PDN阻抗。...
詳細閱讀...
點閱: 9291
14
Feb

Predicting and Controlling Common Mode Noise from High Speed Differential Signals

發佈 EMC
common mode noise pcb
採用差分訊號(differential signal)的高速信號傳輸在現今的高速系統設計中已經變得非常普遍。雖然差分訊號傳輸可以在印刷電路板或線纜的接收端得到更快及更好訊號品質,但伴隨而來的有EMC及訊號完整性的風險並非是顯而易見,而共模雜訊正是影響EMC的主要原因,了解造成共模雜訊的現象,將有助解決EMC的問題。 Dr. Bruce Archambeault在此篇中,即說明不匹配成因,包括Skew/Delay, rise/fall time, amplitude等不匹配的現象所造成共模雜訊。同對的差分訊號中,即使只有微量的訊號skew(延遲),或者rise time的不同,仍會造成明顯的共...
詳細閱讀...
點閱: 2998
Go to top